

《微电子技术综合实践》任务书

设计任务：

题目一：n 阱 CMOS 芯片的设计

题目二：p 阱 CMOS 芯片的设计

题目三：n 沟 VDMOS 芯片的设计

任务分配及其目的：


1. 设计任务包括器件特性的模拟、结构参数设计与优化、工艺流程的模拟、工艺条件的设计与优化、光刻版图的设计、设计参数验证及工艺方案的确定等。由于每个题目的设计任务较重，需要同学们相互协作来完成。全班同学共分为三个大组，每大组一个题目。每个题目需要 5 个小组来完成，每小组 1~2 人。

2. 具体设计任务分为必做和选做两部分（详见任务分配图）。必做内容要求每位同学都必须完成，选做部分由同学自由选择。每位同学的侧重点不同，其设计内容之间有一定的联系。要完成自己的具体任务，必须搞清楚整个题目所包含的知识点。所以，整个设计任务既要全员协作、又有具体分工，以培养学生的团队合作与沟通能力。

3. 根据题目完成的设计质量，考察学生对专业基础课程《半导体器件物理》、《集成电路工艺原理》及专业课《电力半导体器件》（或《功率器件与集成》）教学内容的掌握情况，同时又可以帮助学生在短短的两周时间内全面熟悉半导体器件的设计与制作工艺过程，即从芯片结构、器件特性设计、工艺流程分析、工艺条件确定、参数验证、版图设计及实施方案确定。在设计过程中，要求学生尽可能结合实际工艺，考虑一系列影响因素，并将所学的理论知识灵活地运用于该复杂工程问题的设计中。

4. 借助于计算机和商用专业软件来完成设计问题，预测实际的器件特性和制造工艺流程，使学生学会如何使用先进的设计手段和现代工具来解决复杂的工程问题，并在设计环节中体现创新意识，同时考虑社会、健康、安全、法律、文化及环境等因素。

任务分配图:



题目一：n 阱 CMOS 芯片制作工艺设计

一. 设计指标要求

1. 特性指标要求：

n 沟多晶硅栅 MOSFET：阈值电压 $V_{Tn}=0.5V$ ，漏极饱和电流 $I_{Dsat} \geq 1mA$ ，漏源饱和电压 $V_{Dsat} \leq 3V$ ，漏源击穿电压 $BV_{DS}=35V$ ，栅源击穿电压 $BV_{GS} \geq 20V$ ，跨导 $g_m \geq 2mS$ ，截止频率 $f_{max} \geq 3GHz$ （迁移率 μ_n 取 $600cm^2/V \cdot s$ ）

p 沟多晶硅栅 MOSFET：阈值电压 $V_{Tp} = -1V$ ，漏极饱和电流 $I_{Dsat} \geq 1mA$ ，漏源饱和电压 $V_{Dsat} \leq 3V$ ，漏源击穿电压 $BV_{DS}=35V$ ，栅源击穿电压 $BV_{GS} \geq 20V$ ，跨导 $g_m \geq 0.5mS$ ，截止频率 $f_{max} \geq 1GHz$ （迁移率 μ_p 取 $220cm^2/V \cdot s$ ）

2. 结构参数参考值：

p 型硅衬底的电阻率为 $50 \Omega \cdot cm$ ；

n 阱 CMOS 芯片的 n 阱掺杂后的方块电阻为 $690\Omega/\square$ ，结深为 $5 \sim 6\mu m$ ；

pMOS 管的源、漏区掺杂后的表面浓度 $1 \times 10^{20}cm^{-3}$ ，结深为 $0.3 \sim 0.5\mu m$ ；

nMOS 管的源、漏区掺杂后的表面浓度 $1 \times 10^{20}cm^{-3}$ ，结深为 $0.3 \sim 0.5\mu m$ ；

场氧化层厚度为 $1\mu m$ ；垫氧化层厚度约为 600 \AA ；栅氧化层厚度为 400 \AA ；

氮化硅膜厚约为 1000 \AA ；多晶硅栅厚度为 $4000 \sim 5000 \text{ \AA}$ 。

二. 设计内容

1. MOS 管的器件特性参数设计计算（必做）；

2. MOS 管的器件特性模拟与优化（用 ISE 软件，要求给出特性曲线）（第 1 小组）；

3. 根据设计参数进行 n 阱 CMOS 芯片工艺流程模拟及工艺条件优化（用 ISE 软件，要求给出每步对应的剖面图）（第 2 小组）；

4. 掺杂工艺参数计算：分析、设计实现 n 阱、pMOS 和 nMOS 源漏区掺杂的工艺方法和工艺条件（要求给出具体温度、时间或剂量、能量等），并进行掩蔽氧化膜、多晶硅栅膜等厚度验证（第 3 小组）；

5. 薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件（要求给出具体温度、时间或流量、速度等），并进行结深或掩蔽有效性的验证（第 4 小组）；

6. 版图设计与尺寸计算：确定工艺流程，分析光刻工艺，计算版图尺寸，画出整套光刻版版的示意图，并标注好尺寸（第 5 小组）；

7. 确定 n 阱 CMOS 芯片制作的工艺实施方案（包括所设计的结构参数、制作工艺流程、工艺方法、工艺条件及预期的结果）（必做）。

三、任务分配

组 别（第一大组 10 人）	具体设计任务
第 1 小组（2 人） 姓名① ②	以器件特性模拟为主（用 ISE 软件） 内容 1、2、7 必做，其他内容选作
第 2 小组（2 人） 姓名① ②	以芯片工艺模拟为主（用 ISE 软件） 内容 1、3、7 必做，其他内容选作
第 3 小组（2 人） 姓名① ②	以计算为主，进行器件特性和掺杂工艺设计 内容 1、4、7 必做，其他内容选作
第 4 小组（2 人） 姓名① ②	以计算为主，进行器件特性和薄膜工艺设计 内容 1、5、7 必做，其他内容选作
第 5 小组（2 人） 姓名① ②	以计算为主，进行器件特性和光刻工艺设计 内容 1、6、7 必做，其他内容选作

四、参考资料：

- 1、王蔚，田丽，任明远编著，《集成电路制造技术——原理与工艺》，电子工业出版社，2010
- 2、Donald A. Neamen 著，赵毅强等译《半导体器件物理》电子工业出版社
- 3、李乃平主编，《微电子器件工艺》，华中理工大学出版社，1995
- 4、陈贵灿，邵志标等编，《CMOS 集成电路设计》，西安:西安交通大学出版社，2000
- 5、黄汉尧，李乃平编《半导体器件工艺原理》，上海科学技术出版社，1986
- 6、张屏英，周佑膜编，《晶体管原理》，上海科学技术出版社，1985

题目二：p 阱 CMOS 芯片制作工艺设计

一. 设计参数要求

1. 特性指标要求：

n 沟多晶硅栅 MOSFET：阈值电压 $V_{Tn}=0.5V$ ，漏极饱和电流 $I_{Dsat} \geq 1mA$ ，漏源饱和电压 $V_{Dsat} \leq 3V$ ，漏源击穿电压 $BV_{DS}=35V$ ，栅源击穿电压 $BV_{GS} \geq 25V$ ，跨导 $g_m \geq 2mS$ ，截止频率 $f_{max} \geq 3GHz$ （迁移率 $\mu_n=600cm^2/V \cdot s$ ）

p 沟多晶硅栅 MOSFET：阈值电压 $V_{Tp}= -1V$ ，漏极饱和电流 $I_{Dsat} \geq 1mA$ ，漏源饱和电压 $V_{Dsat} \leq 3V$ ，漏源击穿电压 $BV_{DS}=35V$ ，栅源击穿电压 $BV_{GS} \geq 25V$ ，跨导 $g_m \geq 0.5mS$ ，截止频率 $f_{max} \geq 1GHz$ （迁移率 $\mu_p=220cm^2/V \cdot s$ ）

2. 结构参数参考值：

N 型硅衬底的电阻率为 $20\Omega \cdot cm$ ；垫氧化层厚度约为 600 \AA ；氮化硅膜厚约为 1000 \AA ；

P 阱掺杂后的方块电阻为 $3300\Omega/\square$ ，结深为 $5\sim 6\mu m$ ；

NMOS 管的源、漏区磷掺杂后的方块电阻为 $25\Omega/\square$ ，结深为 $0.3\sim 0.5\mu m$ ；

PMOS 管的源、漏区硼掺杂后的方块电阻为 $25\Omega/\square$ ，结深为 $0.3\sim 0.5\mu m$ ；

场氧化层厚度为 $1\mu m$ ；栅氧化层厚度为 500 \AA ；多晶硅栅厚度为 $4000 \sim 5000 \text{ \AA}$ 。

二. 设计内容

1. MOS 管的器件特性参数设计计算（必做）；
2. MOS 管的器件特性模拟与优化（用 ISE 软件，要求给出特性曲线）（第 1 小组）；
3. 根据设计参数进行 p 阱 CMOS 芯片工艺流程模拟及工艺条件优化（用 ISE 软件，要求给出每步对应的剖面图）（第 2 小组）；
4. 掺杂工艺参数计算：分析、设计实现 p 阱、pMOS 和 nMOS 源、漏区掺杂的工艺方法和工艺条件（要求给出具体温度、时间或剂量、能量等），并进行掩蔽氧化膜、多晶硅栅膜等厚度验证（第 3 小组）；
5. 薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件（要求给出具体温度、时间或流量、速度等），并进行结深或掩蔽有效性的验证（第 4 小组）；
6. 版图设计与尺寸计算：确定工艺流程，分析光刻工艺，计算版图尺寸，画出整套光刻版版的示意图，并标注好尺寸（第 5 小组）；
7. 确定 n 阱 CMOS 芯片制作的工艺实施方案（包括所设计的结构参数、制作工艺流程、工艺方法、工艺条件及预期的结果）（必做）。

三、任务分配

组 别（第二大组 10 人）	具体设计任务
第 1 小组（2 人） 姓名① ②	以器件特性模拟为主（用 ISE 软件） 内容 1、2、7 必做，其他内容选作
第 2 小组（2 人） 姓名① ②	以芯片工艺模拟为主（用 ISE 软件） 内容 1、3、7 必做，其他内容选作
第 3 小组（2 人） 姓名① ②	以计算为主，进行器件特性和掺杂工艺设计 内容 1、4、7 必做，其他内容选作
第 4 小组（2 人） 姓名① ②	以计算为主，进行器件特性和薄膜工艺设计 内容 1、5、7 必做，其他内容选作
第 5 小组（2 人） 姓名① ②	以计算为主，进行器件特性和光刻工艺设计 内容 1、6、7 必做，其他内容选作

四、参考资料：

- 1、王蔚，田丽，任明远编著，《集成电路制造技术——原理与工艺》，电子工业出版社，2010
- 2、Donald A. Neamen 著，赵毅强等译《半导体器件物理》电子工业出版社
- 3、李乃平主编，《微电子器件工艺》，华中理工大学出版社，1995
- 4、陈贵灿，邵志标等编，《CMOS 集成电路设计》，西安:西安交通大学出版社，2000
- 5、黄汉尧，李乃平编，《半导体器件工艺原理》，上海科学技术出版社，1986
- 6、张屏英，周佑膜编，《晶体管原理》，上海科学技术出版社，1985

题目三：n 沟 VDMOS 芯片的设计

一. 设计指标要求

1. 特性指标要求：

漏源击穿电压 $BV_{DS}=600V$ ($U_{GS}=0$ 、 $I_D=1mA$)；

漏极电流 $I_D \geq 10A$ ($T=300K$)；

导通电阻 $R_{on} \leq 0.65\Omega$ ($U_{GS}=10V$ 、 $I_D=5A$)；

阈值电压 $V_T=3V \sim 4$ ($U_{GS}=U_{DS}$ 、 $I_D=100\mu A$)；

栅源击穿电压 $BV_{GS} \geq 30V$ ($I_{GS}=1mA$)

2. 结构参数参考值：

n 型硅衬底的掺杂浓度为 $1 \times 10^{20} cm^{-3}$ ；厚度为 $100\mu m$ ；

n-漂移区的掺杂浓度为 $3 \sim 5 \times 10^{14} cm^{-3}$ ，厚度为 $50 \sim 60\mu m$ ；

p+阱区掺杂后的表面浓度 $1 \times 10^{19} cm^{-3}$ ，结深为 $6 \sim 6.5\mu m$ ；

p 体区掺杂后的表面浓度 $1 \times 10^{18} cm^{-3}$ ，结深为 $3 \sim 3.5\mu m$ ；

n+源区掺杂后的表面浓度 $1 \times 10^{20} cm^{-3}$ ，结深为 $1 \sim 1.5\mu m$ ；

场氧化层厚度为 $1\mu m$ ；栅氧化层厚度为 $100 \sim 150nm$ ；

多晶硅栅的厚度为 $400 \sim 500nm$ ；多晶硅栅的宽度为 $10 \sim 20\mu m$ 。

二. 设计内容

1. n 沟 VDMOS 芯片的特性参数设计计算（必做）；

2. n 沟 VDMOS 的特性模拟与优化（用 ISE 软件，要求给出特性曲线）（第 1 小组）；

3. 根据设计参数进行 n 沟 VDMOS 芯片工艺流程模拟及工艺条件优化（用 ISE 软件，要求给出每步对应的剖面图）（第 2 小组）；

4. 掺杂工艺参数计算：分析、设计实现 n-漂移区、p+阱区、p 体区、n+源区掺杂的工艺方法和工艺条件（要求给出具体温度、时间或剂量、能量等），并进行掩蔽氧化膜、多晶硅栅膜等厚度验证（第 3 小组）；

5. 薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件（要求具体温度、时间或流量、速度等），并进行结深或掩蔽有效性的验证（第 4 小组）；

6. 版图设计与尺寸计算：确定工艺流程，分析光刻工艺，计算版图尺寸，画出整套光刻版版的示意图，并标注好尺寸（第 5 小组）；

7. 确定 n 沟 VDMOS 芯片制作的工艺实施方案（包括所设计的结构参数、制作工艺流程、工艺方法、工艺条件及预期的结果）（必做）。

三、任务分配

组 别（第三大组 8~10 人）	具体设计任务
第 1 小组（2 人） 姓名① ②	以器件特性模拟为主（用 ISE 软件） 内容 1、2、7 必做，其他内容选作
第 2 小组（2 人） 姓名① ②	以芯片工艺模拟为主（用 ISE 软件） 内容 1、3、7 必做，其他内容选作
第 3 小组（2 人） 姓名① ②	以计算为主，进行器件特性和掺杂工艺设计 内容 1、4、7 必做，其他内容选作
第 4 小组（1~2 人） 姓名① ②	以计算为主，进行器件特性和薄膜工艺设计 内容 1、5、7 必做，其他内容选作
第 5 小组（1~2 人） 姓名① ②	以计算为主，进行器件特性和光刻工艺设计 内容 1、6、7 必做，其他内容选作

四、参考资料：

1. 王彩琳 编著，《电力半导体新器件及其制造技术》，北京:机械工业出版社，2015
2. 王蔚, 田丽, 任明远编著,《集成电路制造技术—原理与工艺》，电子工业出版社，2010
3. 杨晶琦. 电力电子器件原理与设计[M]. 国防工业出版社, 1999
4. 张屏英 周佑谟 编,《晶体管原理》，上海科学技术出版社，1985
5. 李乃平主编,《微电子器件工艺》，华中理工大学出版社，1995